

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problems Mailbox.**

Docket No.: 50090-303

PATENT

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of

Yoshinobu SASAKI

Serial No.:

Group Art Unit:

Filed: June 28, 2001

Examiner:

For: HIGH-FREQUENCY CIRCUIT DEVICE

**CLAIM OF PRIORITY AND
TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT**

Commissioner for Patents
Washington, DC 20231

Sir:


In accordance with the provisions of 35 U.S.C. 119, Applicant hereby claims the priority of:

Japanese Patent Application No. 2000-382593, filed December 15, 2000

cited in the Declaration of the present application. A Certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY


Stephen A. Becker
Registration No. 26,527

600 13th Street, N.W.
Washington, DC 20005-3096
(202) 756-8000 SAB:prp
Date: June 29, 2001
Facsimile: (202) 756-8087

G394WS

50090-303

Y. SASAKI

June 29, 2001

日本国特許庁
PATENT OFFICE
JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.



出願年月日

Date of Application:

2000年12月15日

出願番号

Application Number:

特願2000-382593

出願人


Applicant(s):

三菱電機株式会社

2001年 1月19日

特許庁長官
Commissioner,
Patent Office

及川耕造



出証番号 出証特2000-3112405

【書類名】 特許願

【整理番号】 527328JP01

【提出日】 平成12年12月15日

【あて先】 特許庁長官殿

【国際特許分類】 H01L 27/00

【発明者】

 【住所又は居所】 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社
 社内

 【氏名】 佐々木 善伸

【特許出願人】

 【識別番号】 000006013

 【氏名又は名称】 三菱電機株式会社

【代理人】

 【識別番号】 100082175

 【弁理士】

 【氏名又は名称】 高田 守

 【電話番号】 03-5379-3088

【選任した代理人】

 【識別番号】 100066991

 【弁理士】

 【氏名又は名称】 葛野 信一

 【電話番号】 03-5379-3088

【選任した代理人】

 【識別番号】 100106150

 【弁理士】

 【氏名又は名称】 高橋 英樹

 【電話番号】 03-5379-3088

【選任した代理人】

 【識別番号】 100108372

【弁理士】

【氏名又は名称】 谷田 拓男

【電話番号】 03-5379-3088

【手数料の表示】

【予納台帳番号】 049397

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【ブルーフの要否】 要

【書類名】 明細書

【発明の名称】 高周波回路装置

【特許請求の範囲】

【請求項 1】 信号入力端からの入力信号を、分岐部を介して複数の第 1 の線路に分配する分配回路と、

複数の第 2 の線路からの入力信号を、合流部を介して出力信号として合成し、信号出力端から出力する合成回路と、

上記分配回路の個別の第 1 の線路の一端と上記合成回路の個別の第 2 の線路の一端との間にそれぞれ配設されたトランジスタと、

このトランジスタと信号入力端との間、及びこのトランジスタと信号出力端との間に接続されたアイソレータと、
を備えた高周波回路装置。

【請求項 2】 第 1 の線路及び第 2 の線路がインピーダンス変換回路を有するとともにアイソレータはトランジスタとインピーダンス変換回路との間に接続されたことを特徴とする請求項 1 記載の高周波回路装置。

【請求項 3】 トランジスタと第 1 の線路及びトランジスタと第 2 の線路とはアイソレータを介して接続されるとともに、アイソレータのトランジスタ側のインピーダンスがトランジスタのインピーダンスに整合し、上記第 1 の線路側及び第 2 の線路側のインピーダンスの値がトランジスタ側のそれより高いことを特徴とする請求項 1 記載の高周波回路装置。

【請求項 4】 アイソレータは分配回路の分岐部及び合成回路の合流部に配設されるとともに、分岐部に配設されたアイソレータはその出力ポートの両線路端をとともに信号線路端としてそれぞれが異なる第 1 の線路に接続され、合成部に配設されたアイソレータはその入力ポートの両線路端をとともに信号線路端としてそれぞれが異なる第 2 の線路に接続されたことを特徴とする請求項 1 記載の高周波回路装置。

【請求項 5】 信号入力端からの入力信号を、分岐部を介して複数の第 1 のインピーダンス変換回路を有する複数の第 1 の線路に分配する分配回路と、

第 2 のインピーダンス変換回路を有する複数の第 2 の線路からの入力信号を、

合流部を介して出力信号として合成し信号出力端から出力する合成回路と、

上記分配回路の個別の第 1 の線路の一端と上記合成回路の個別の第 2 の線路の一端との間にそれぞれ配設されたトランジスタと、

このトランジスタと上記分配回路の分岐部との間または上記トランジスタと上記合成回路の合流部との間のいずれかに接続されたアイソレータと、
を備えた高周波回路装置。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

この発明は、高周波回路装置に関するもので、特に移動体通信の端末装置に使用される高周波回路装置に関するものである。

【0002】

【従来の技術】

図 1 3 は従来の高出力増幅器の平面図である。また図 1 4 はこの高出力増幅器の等価回路を示す回路図である。

図 1 3 において、1 0 0 は高出力増幅器、1 0 2 は半導体基板、1 0 4 はトランジスタ、1 0 6 はインピーダンス変換回路である $\lambda/4$ 電気長のマイクロストリップ線路、1 0 8 は信号入力端子、1 1 0 は信号出力端子、1 1 2 はバイアホールである。高出力増幅器 1 0 0 のチップサイズは通常 1 ~ 1 0 数 mm 角であることが多く、半導体基板 1 0 2 の裏面は接地導体が形成されている。基板厚は 3 0 ~ 1 5 0 μ m 程度である。

【0003】

高出力増幅器 1 0 0 の基本素子となる高出力のトランジスタ 1 0 4 は一般に入出力インピーダンスが非常に低い (2 5 Ω 以下) ことに加えて、出力電力を大きくするために複数のトランジスタを並列に配置するのが通例であるので、さらにインピーダンスが低くなる。

これに対して、外部回路の特性インピーダンスは 5 0 Ω が標準とされているため両者のインピーダンスを整合させる手段が必要となる。この目的で使用されるのが、 $\lambda/4$ 電気長のマイクロストリップ線路をインピーダンス変換回路として

用いる方法である。

【0004】

図14に示すように、仮にトランジスタ104単体の入力インピーダンスが10Ωである場合は、このトランジスタ104に隣接した $\lambda/4$ 電気長のマイクロストリップ線路で50Ωに変換し、それを合成する。これで特性インピーダンスは半分の25Ωとなるため、信号入力端子108に隣接した $\lambda/4$ 電気長のマイクロストリップ線路で50Ωに変換し、外部回路と整合をはかるという方法である。この方法は設計誤差が少なく、コンデンサやインダクタが不要であるため高出力増幅器において一般に用いられている。

【0005】

【発明が解決しようとする課題】

しかしながら、上記のような $\lambda/4$ 電気長のマイクロストリップ線路をインピーダンス変換回路として用いる方法には以下のような問題点があった。

まず、図13に示した構成では、図14に示したような不要発振ループが形成されやすく、発振を起こしやすくなる。この不要発振ループができにくくするためにはトランジスタのアイソレーション（逆方向伝達特性）を順方向利得よりも大きくすればよいが、一般にトランジスタのアイソレーションは周波数が高くなるにつれて悪化し、これを確保することが困難になる。例えば動作周波数が仮に5GHzとして、5GHzにおける高出力トランジスタの利得が15～25dBであるのに対して、アイソレーションは-20～-30dBであり両者の差は十分とはいえない。

【0006】

さらに、図13に示した構成では、入力側整合回路と出力側整合回路にそれぞれ3つずつの $\lambda/4$ 電気長のマイクロストリップ線路を必要とする。

動作周波数が仮に5GHz、半導体基板102上での波長短縮率を1/2.5とすると、 $\lambda/4$ 電気長のマイクロストリップ線路は長さが6mm必要になり、これを6本使用した場合、チップサイズは最小でも10数mm角となり、小型化・低コスト化の障害となることがある。特に移動体通信の情報端末用として使用される場合、特に携帯電話器などにおいては、小型・低コストが設計の大きな考

慮事項であり、その設計的要求を満たすことが困難になる場合があった。

【0007】

この発明は上記のような問題点を解消するためになされたもので、第1の目的は、不要発振の起きにくい高周波回路装置を得ることであり、第2の目的は小型・低コストの高周波回路装置を得ることを目的としている。

なお、特開昭64-1301号公報にMICアイソレータの記載があるが、分配／合成回路に使用した記載はない。

【0008】

【課題を解決するための手段】

この発明に係る高周波回路装置は、信号入力端からの入力信号を、分岐部を介して複数の第1の線路に分配する分配回路と、複数の第2の線路からの入力信号を、合流部を介して出力信号として合成し、信号出力端から出力する合成回路と、分配回路の個別の第1の線路の一端と合成回路の個別の第2の線路の一端との間にそれぞれ配設されたトランジスタと、このトランジスタと信号入力端との間、及びこのトランジスタと信号出力端との間に接続されたアイソレータと、を備えたもので、この構成により不要発振ループを構成し難くすることができる。

【0009】

さらに、第1の線路及び第2の線路がインピーダンス変換回路を有するとともにアイソレータをトランジスタとインピーダンス変換回路との間に接続したもので、利得を高くし、信号の反射を少なくすることができる。

【0010】

またさらに、トランジスタと第1の線路及びトランジスタと第2の線路とはアイソレータを介して接続されるとともに、アイソレータのトランジスタ側のインピーダンスをトランジスタのインピーダンスに整合させ、第1の線路側及び第2の線路側のインピーダンスの値をトランジスタ側のそれより高くしたもので、この構成により、必要な基板面積を少なくすることができる。

【0011】

またさらに、アイソレータを分配回路の分岐部及び合成回路の合流部に配設するとともに、分岐部に配設されたアイソレータはその出力ポートの両線路端をと

もに信号線路端としてそれぞれが異なる第1の線路に接続し、合成部に配設されたアイソレータはその入力ポートの両線路端とともに信号線路端としてそれぞれが異なる第2の線路に接続したもので、アイソレータの個数を減らすことができ、必要な基板面積を一層少なくすることができる。

【 0 0 1 2 】

また、信号入力端からの入力信号を、分岐部を介して複数の第1のインピーダンス変換回路を有する複数の第1の線路に分配する分配回路と、第2のインピーダンス変換回路を有する複数の第2の線路からの入力信号を、合流部を介して出力信号として合成し信号出力端から出力する合成回路と、分配回路の個別の第1の線路の一端と合成回路の個別の第2の線路の一端との間にそれぞれ配設されたトランジスタと、このトランジスタと分配回路の分岐部との間またはトランジスタと合成回路の合流部との間のいずれかに接続されたアイソレータと、を備えた不要発振ループを構成しにくくするとともに、アイソレータの個数を少なくすることにより、必要な基板面積を少なくすることができる。

【 0 0 1 3 】

【発明の実施の形態】

実施の形態1.

この実施の形態1は、入力インピーダンス変換回路としての $\lambda/4$ 電気長のマイクロストリップ線路とトランジスタとの間、及び出力インピーダンス変換回路としての $\lambda/4$ 電気長のマイクロストリップ線路との間に、入出力インピーダンスが一定のアイソレータを接続し、アイソレーションを高くしたものである。

図1は実施の形態1に係る高出力増幅器の平面図である。また図2は図1の高出力増幅器の等価回路を示す回路図である。

【 0 0 1 4 】

図1において、10は高出力増幅器で、高出力増幅器10はMMICチップの構成をしている。12は半導体基板で、例えばGaAs、InP、Siなどで、チップサイズは1～10数mm角、基板厚みは30～150 μ mである。半導体基板12の裏面にはAuなどの接地導体（図示せず）が形成されている。14は半導体基板12に配設されたトランジスタで、ここではFETを用いている。1

6は半導体基板12に配設された分配回路で、16aはこの分配回路16の分岐部、16bは分配回路16の分岐部16aから分岐している複数の第1の線路で、ここでは2本に分岐している。16cは第1の線路16bを構成するインピーダンス変換回路で、例えば低インピーダンスマイクロストリップ線路、すなわち $\lambda/4$ 電気長のマイクロストリップ線路である。

【0015】

18は半導体基板12に配設された合成回路で、18aはこの合成回路18の合流部、18bは合成回路18の合流部18aに合流する支線をなす第2の線路、18cは第2の線路18bを構成するインピーダンス変換回路で、例えば低インピーダンスマイクロストリップ線路、すなわち $\lambda/4$ 電気長のマイクロストリップ線路である。

20は分配回路16に信号を印加する信号入力端で、22は合成回路18から信号を出力する信号出力端である。

【0016】

24はアイソレータで、26はアイソレータ24を構成するサーキュレータ、28は終端抵抗である。30はバイアホールで半導体基板12表面の回路から半導体基板12裏面の接地導体に接続している。

アイソレータ24は、トランジスタ14の信号入力側ではその入出力ポートがトランジスタ14の制御電極としてのゲートと $\lambda/4$ 電気長のマイクロストリップ線路16cとの間に、またトランジスタ14の信号出力側ではその入出力ポートがトランジスタ14のドレイン電極と $\lambda/4$ 電気長のマイクロストリップ線路18cとの間に接続され、終端抵抗28がバイアホール30と接続されている。

【0017】

図3はこの実施の形態1に係るアイソレータ24を構成するサーキュレータ26の内部の構成を示す模式図である。また図4はサーキュレータ26における高周波信号の流れを示す模式図である。

図3において、サーキュレータ26は一般的に信号を入出力する部分である三つのポート、すなわち第1ポート32、第2ポート34、及び第3ポート36を有する。この第1ポート32、第2ポート34、及び第3ポート36の信号線路

はマイクロストリップ線路で構成され、それぞれ信号線路 3 8 (3 8 a , 3 8 b) 、信号線路 4 0 (4 0 a , 4 0 b) 及び信号線路 4 2 (4 2 a , 4 2 b) である。

【 0 0 1 8 】

また 4 4 , 4 6 及び 4 8 はインピーダンス整合用のキャパシタである。5 0 はフェライトで、磁界を印加する磁石を構成している。

サーキュレータ 2 6 の信号線路 3 8 , 4 0 、及び 4 2 の一方の信号線路は接地されており、図 4 では例えば信号線路 3 8 b 、信号線路 4 0 b および信号線路 4 2 b が接地されている。

【 0 0 1 9 】

図 4 において、第 1 ポート 3 2 に入力された信号は第 2 ポート 3 4 に出力し、第 2 ポート 3 4 に入力された信号は第 3 ポート 3 6 に出力し、第 3 ポート 3 6 に入力された信号は第 1 ポート 3 2 に出力するようになっている。

このサーキュレータ 2 6 の一つのポート、例えば第 3 ポートが終端抵抗に接続されたものはアイソレータと呼ばれる。

図 5 はこの発明に係るアイソレータにおける高周波信号の流れを示す模式図である。

【 0 0 2 0 】

図 5 において、2 4 はアイソレータである。図 4 と同じ符号は同じものか相当のものである。以下の各図においても同じ符号は同じものか相当のものである。

図 5 のアイソレータ 2 4 は、サーキュレータ 2 6 の第 3 ポート 3 6 の信号線路 4 2 a が終端抵抗 2 8 と接続されている。アイソレータ 2 4 では第 1 ポート 3 2 に印加された信号は第 2 ポート 3 4 に出力されるが、第 2 ポート 3 4 に印加された信号は第 3 ポート 3 6 の終端抵抗 2 8 に出力されるためにそこで消耗される。終端抵抗 2 8 からは信号は発生しないため、第 1 ポート 3 2 には信号が出力されない。従ってアイソレータ 2 4 は高周波信号の一方通行を実現し、通例そのアイソレーションの値は $-15\text{ dB} \sim -20\text{ dB}$ である。

【 0 0 2 1 】

図 6 はこの発明に係るアイソレータ 2 4 のポート 2 から観測した場合の等価回

路を示す回路図である。

図 6 において、5 4 は等価インダクタンス、5 6 は等価抵抗で、特性インピーダンスと同一値である。

なおこの実施の形態 1 のアイソレータ 2 4 は入出力インピーダンスをトランジスタ 1 4 の入出力インピーダンスに整合させている。

図 2 に示したように、仮にトランジスタ 1 4 の入出力インピーダンスが $10\ \Omega$ とすると、この場合はアイソレータ 2 4 の入出力インピーダンスも $10\ \Omega$ に整合させている。そしてアイソレータ 2 4 は入出力インピーダンスは同じであるので、インピーダンス整合は $\lambda/4$ 電気長のマイクロストリップ線路 1 6 c により行われる。

【 0 0 2 2 】

すなわちアイソレータ 2 4 に隣接する第 1 の線路 1 6 b の $\lambda/4$ 電気長のマイクロストリップ線路 1 6 c で $50\ \Omega$ に変換し、これを 2 本の第 1 の線路 1 6 b で合成すると特性インピーダンスは半分の $25\ \Omega$ となるため、分岐部 1 6 a と信号入力端 2 0 との間の $\lambda/4$ 電気長のマイクロストリップ線路 1 6 c で $50\ \Omega$ に変換し、外部回路との整合をはかっている。

【 0 0 2 3 】

なおアイソレータ 2 4 に隣接する第 1 の線路 1 6 b を構成する $\lambda/4$ 電気長のマイクロストリップ線路 1 6 c で変換された後のインピーダンスは任意の値でかまわない。ただし、今の場合はトランジスタ 1 4 のインピーダンスが $10\ \Omega$ でアイソレータ 2 4 の入出力インピーダンスも $10\ \Omega$ に整合させており、またアイソレータ 2 4 に隣接する第 1 の線路 1 6 b が 2 本に分岐されているので、 $10\ \Omega$ 以上で $100\ \Omega$ 以下である。

【 0 0 2 4 】

ここではトランジスタ 1 4 の信号入力側について説明したが、信号出力側では少しインピーダンスが高くなるが、アイソレータ 2 4 及び $\lambda/4$ 電気長のマイクロストリップ線路 1 8 c のインピーダンスも同様に設定される。

この高出力増幅器 1 0 は、信号入力側の $\lambda/4$ 電気長のマイクロストリップ線路 1 6 c とトランジスタ 1 4 との間、及び信号出力側の $\lambda/4$ 電気長のマイクロ

ストリップ線路 1 8 c とトランジスタ 1 4 との間に、入出力インピーダンスが同じであるアイソレータ 2 4 を接続したことにより、アイソレーションが改善され、このため不要発振ループが構成しにくくなる。

【0 0 2 5】

例えば、5 G H z における高出力のトランジスタ 1 4 の利得は 1 5 d B ~ 2 5 d B であるのに対して、トランジスタのアイソレーションが - 2 0 d B、アイソレータ 2 4 の 1 個当たりのアイソレーションを - 1 5 d B とすると、トランジスタ 1 個当たりアイソレータ 2 4 が 2 個あるのでアイソレータ 2 4 のアイソレーションは - 3 0 d B となり、トランジスタ 1 4 のアイソレーションと合計して - 5 0 d B 以下であり、トランジスタ 1 4 の利得と比較して両者の差が十分確保されているため不要発振ループは成立せず、高出力増幅器 1 0 の安定動作が実現される。延いては信頼性の高い高出力増幅器 1 0 を構成することができる。

また高出力増幅器 1 0 ではトランジスタ 1 4 の前後にアイソレータ 2 4 を配置したがどちらか一方であってもよい。

【0 0 2 6】

実施の形態 2.

この実施の形態 2 は、入出力インピーダンス変換回路としての $\lambda/4$ 電気長のマイクロストリップ線路を使用せず、入力インピーダンスと出力インピーダンスが異なるアイソレータを、第 1 の線路とトランジスタとの間、及び第 2 の線路とトランジスタとの間に配設し、インピーダンス整合とアイソレーションの確保を行うものである。

図 7 は実施の形態 2 に係る高出力増幅器の平面図である。また図 8 は図 7 の高出力増幅器の等価回路を示す回路図である。

図 7 において、6 0 は高出力増幅器である。この高出力増幅器 6 0 は M M I C チップとして構成されている。

【0 0 2 7】

実施の形態 1 では入力インピーダンスと出力インピーダンスとが同じ値のアイソレータを用いたが、この実施の形態 2 では入力インピーダンスと出力インピーダンスが異なる値を有するアイソレータを用いている。

アイソレータ 2 4 は、トランジスタ 2 4 の信号入力側ではその信号の入出力ポートがトランジスタ 2 4 の制御電極としてのゲートと第 1 の線路 1 6 b との間に、またトランジスタ 2 4 の信号出力側ではその信号の入出力ポートがトランジスタ 2 4 のドレイン電極と第 2 の線路 1 8 b との間に接続され、終端抵抗 2 8 がバイアホール 3 0 と接続されている。

【 0 0 2 8 】

仮に、トランジスタ 1 4 のインピーダンスを $10\ \Omega$ とすると、トランジスタ 1 4 のトランジスタ 1 4 側のインピーダンスはトランジスタ 1 4 に整合させ $10\ \Omega$ に設定し、信号入力側の第 1 ポート 3 2 側のインピーダンスは $100\ \Omega$ に設定されている。 $100\ \Omega$ に設定された第 1 ポート 3 2 側のインピーダンスは 2 本の第 1 の線路 1 6 b で合成されると、インピーダンスは半分の $50\ \Omega$ となり、外部回路との整合がはかられる。

この高出力増幅器 6 0 では、アイソレータ 2 4 がインピーダンス整合を行っているので、インピーダンス整合回路、例えば $\lambda/4$ 電気長のマイクロストリップ線路を別に設ける必要が無く、チップサイズが $4\sim 5\text{ mm}$ 角程度となり、インピーダンス整合回路を設けた場合に比べて、チップサイズを小さくすることができる。このため高出力増幅器 6 0 を小型化できるとともに高価な半導体基板を小さくすることができ安価に構成することができる。

【 0 0 2 9 】

実施の形態 3.

この実施の形態 3 は、アイソレータを、その入出力ポートのいずれか一方において、その両線路端とともに信号線路端とし、このアイソレータを分配回路の分岐部及び合成回路の合流部に配設し、分岐部に配設されたアイソレータをその出力ポートの両線路端とともに信号線路端としてそれぞれが異なる第 1 の線路に接続し、合成部に配設されたアイソレータをその入力ポートの両線路端とともに信号線路端としてそれぞれが異なる第 2 の線路に接続したものである。

【 0 0 3 0 】

図 9 は実施の形態 3 に係る高出力増幅器の平面図である。また図 1 0 は図 9 の高出力増幅器の等価回路を示す回路図である。

図 9 において、6 2 は高出力増幅器である。この高出力増幅器 6 2 は M M I C チップで構成されている。

この実施の形態 3 では、分配回路 1 6 の分岐部 1 6 a と合成回路 1 8 の合流部 1 8 a にアイソレータ 2 4 が配設されている。

【 0 0 3 1 】

図 1 1 はこの実施の形態 3 に係るアイソレータ 2 4 を構成するサーキュレータ 2 6 の内部の構成を示す模式図である。また図 1 2 はアイソレータ 2 4 における高周波信号の流れを示す模式図である。

実施の形態 1 及び 2 のアイソレータ 2 4 に使用したサーキュレータ 2 6 は、信号線路 3 8、4 0、及び 4 2 の一方の信号線路が接地されており、図 4 では例えば 3 8 b、4 0 b および 4 2 b が接地されている。

【 0 0 3 2 】

これに対して、この実施の形態 3 では、分配回路 1 6 の分岐部 1 6 a に配設されたアイソレータ 2 4 のサーキュレータ 2 6 は、図 1 1 に示されるように、信号線路 3 8 及び 4 2 の一方の信号線路は接地されているが、信号線路 4 0 は 4 0 a、4 0 b とともに接地されていない。そして、分配回路 1 6 の分岐部 1 6 a に配設されたアイソレータ 2 4 は第 1 ポート 3 2 の信号線路 3 8 が信号入力端 2 0 に接続され、第 2 ポート 3 4 の信号線路 4 0 a、4 0 b は互いに異なる第 1 の線路 1 6 b と接続され、トランジスタ 1 4 のゲート電極と接続されている。

【 0 0 3 3 】

また合成回路 1 8 の合流部 1 8 a に配設されたアイソレータ 2 4 は、信号線路 4 0 及び 4 2 の一方の信号線路は接地されているが、信号線路 3 8 は 3 8 a、3 8 b とともに接地されていない。そして合成回路 1 8 の合流部 1 8 a に配設されたアイソレータ 2 4 は、第 1 ポート 3 2 の信号線路 3 8 a、3 8 b は互いに異なる第 2 の線路 1 8 b と接続され、トランジスタ 1 4 のドレイン電極に接続されている。

分配回路 1 6 の分岐部 1 6 a に配設されたアイソレータ 2 4、及び合成回路 1 8 の合流部 1 8 a に配設されたアイソレータ 2 4 は、ともに第 3 ポートの信号線 4 2 a が終端抵抗に接続されている。

【 0 0 3 4 】

さらにこの実施の形態 3 のアイソレータは、入出力インピーダンスの値を変えるように調整され、トランジスタ側のインピーダンスがトランジスタ 1 4 のインピーダンスの値と整合するように形成され、もう一方の側のインピーダンスは回路の特性インピーダンスに整合している。例えば、トランジスタ側のインピーダンスが $10\ \Omega$ でもう一方の側のインピーダンスは $50\ \Omega$ とされている。

サーキュレータ 2 6 の信号の流れは図 1 2 に示されるように実施の形態 1 及び 2 と同様である。

【 0 0 3 5 】

なお、この構成の高出力増幅器 6 2 はプッシュプル増幅器として動作する。

以上のように高出力増幅器 6 2 においては、アイソレータ 2 4 をその入出力ポートのいずれか一方において、その両線路端とともに信号線路端とし、このアイソレータ 2 4 を分配回路 1 6 の分岐部 1 6 a 及び合成回路 1 8 の合流部 1 8 a に配設し、分岐部 1 6 a に配設されたアイソレータ 2 4 をその出力ポートである第 2 ポート 3 4 の両線路端 4 0 a、4 0 b をともに信号線路端としてそれぞれが互いに異なる第 1 の線路 1 6 b に接続し、合成部 1 8 a に配設されたアイソレータ 2 4 をその入力ポートである第 1 ポート 3 2 の両線路端 3 8 a、3 8 b をともに信号線路端としてそれぞれが互いに異なる第 2 の線路 1 8 b に接続したもので、この構成によりアイソレータ 2 4 は最小 2 個あればよく、実施の形態 2 の場合よりもアイソレータ 2 4 の必要個数が少なくなり、チップの面積がさらに小さくすることが出来る。延いては小型でかつ不要発振ループが構成し難く信頼性の高い増幅器を構成することができる。

【 0 0 3 6 】

なお以上の説明において、トランジスタとして F E T を用いた構成について説明したが、トランジスタとして H B T やバイポーラトランジスタで構成しても同様の効果を奏する。

また、高出力増幅器は M M I C 構成の増幅器を例示したが、ディスクリートトランジスタを用いた M I C 構成の増幅器であっても同様の効果を有する。

またアイソレータとしてマイクロストリップ線路で構成したアイソレータを例

示したが同軸ケーブルを使用したアイソレータでもよい。またアイソレータはチップとして構成されたものでもよいし、あるいはMMIC上にモノリシックに形成されたアイソレータであっても同様の効果を有する。

【0037】

【発明の効果】

この発明に係る高周波回路装置は以上に説明したような構成を備えているので、以下のような効果を有する。

この発明に係る高周波回路装置によれば、信号入力端からの入力信号を、分岐部を介して複数の第1の線路に分配する分配回路と、複数の第2の線路からの入力信号を、合流部を介して出力信号として合成し、信号出力端から出力する合成回路と、分配回路の個別の第1の線路の一端と合成回路の個別の第2の線路の一端との間にそれぞれ配設されたトランジスタと、このトランジスタと信号入力端との間、及びこのトランジスタと信号出力端との間に接続されたアイソレータと、を備えたもので、この構成により不要発振ループを構成し難くすることができる。延いては信頼性の高い高周波回路装置を構成することができる。

【0038】

さらに、第1の線路及び第2の線路がインピーダンス変換回路を有するとともにアイソレータをトランジスタとインピーダンス変換回路との間に接続したもので、利得を高くし、信号の反射を少なくすることができる。延いては損失が少なく電力効率のよい高周波回路装置を構成することができる。

【0039】

またさらに、トランジスタと第1の線路及びトランジスタと第2の線路とはアイソレータを介して接続されるとともに、アイソレータのトランジスタ側のインピーダンスをトランジスタのインピーダンスに整合させ、第1の線路側及び第2の線路側のインピーダンスの値をトランジスタ側のそれより高くしたもので、この構成により、必要な基板面積を少なくすることができる。延いては小型で安価な高周波回路装置を構成することができる。

【0040】

またさらに、アイソレータを分配回路の分岐部及び合成回路の合流部に配設す

るとともに、分岐部に配設されたアイソレータはその出力ポートの両線路端とともに信号線路端としてそれぞれが異なる第1の線路に接続し、合成部に配設されたアイソレータはその入力ポートの両線路端とともに信号線路端としてそれぞれが異なる第2の線路に接続したもので、アイソレータの個数を減らすことができ、必要な基板面積を一層少なくすることができる。延いては小型で安価な高周波回路装置を構成することができる。

【0041】

また、信号入力端からの入力信号を、分岐部を介して複数の第1のインピーダンス変換回路を有する複数の第1の線路に分配する分配回路と、第2のインピーダンス変換回路を有する複数の第2の線路からの入力信号を、合流部を介して出力信号として合成し信号出力端から出力する合成回路と、分配回路の個別の第1の線路の一端と合成回路の個別の第2の線路の一端との間にそれぞれ配設されたトランジスタと、このトランジスタと分配回路の分岐部との間またはトランジスタと合成回路の合流部との間のいずれかに接続されたアイソレータと、を備えた不要発振ループを構成しにくくするとともに、アイソレータの個数を少なくすることにより、必要な基板面積を少なくすることができる。延いては信頼性が高く小型で安価な高周波回路装置を構成することができる。

【図面の簡単な説明】

【図1】 この発明に係る高出力増幅器の平面図である。

【図2】 図1の高出力増幅器の等価回路を示す回路図である。

【図3】 この発明に係るサーキュレータの内部の構成を示す模式図である。

【図4】 この発明に係るサーキュレータにおける高周波信号の流れを示す模式図である。

【図5】 この発明に係るアイソレータにおける高周波信号の流れを示す模式図である。

【図6】 この発明に係るアイソレータのポート2から観測した場合の等価回路を示す回路図である。

【図7】 この発明に係る高出力増幅器の平面図である。

【図 8】 図 7 の高出力増幅器の等価回路を示す回路図である。

【図 9】 この発明に係る高出力増幅器の平面図である。

【図 1 0】 図 9 の高出力増幅器の等価回路を示す回路図である。

【図 1 1】 この発明に係るサーキュレータの内部の構成を示す模式図である。

【図 1 2】 この発明に係るアイソレータにおける高周波信号の流れを示す模式図である。

【図 1 3】 従来 of 高出力増幅器の平面図である。

【図 1 4】 従来 of 高出力増幅器の等価回路を示す回路図である。


【符号の説明】

2 0 信号入力端、 1 6 a 分岐部、 1 6 b 第 1 の線路、 1 6 分配回路、 1 8 b 第 2 の線路、 1 8 a 合流部、 2 2 出力信号端、 1 8 合成回路、 1 4 トランジスタ、 2 4 アイソレータ、 1 6 c、1 8 c $\lambda/4$ 電気長のマイクロストリップ線路。


【書類名】

図面


【図 1】




【図2】




【図 3】




【図4】




【図5】




【図6】




【図7】




【図 8】




【図 9】




【図10】




【図11】



【图 1 2】



【図 13】



【書類名】 要約書

【要約】

【課題】 分配回路と合成回路とを有する高周波回路装置に不要発振ループを構成し難くする。

【解決手段】 信号入力端 2 0 からの入力信号を分岐部 1 6 a を介して複数の第 1 の線路 1 6 b に分配する分配回路 1 6 と、複数の第 2 の線路 1 8 b からの入力信号を合流部 1 8 a を介して出力信号として合成し信号出力端 2 2 から出力する合成回路 1 8 と、分配回路 1 6 の第 1 の線路 1 6 b と合成回路 1 8 の第 2 の線路 1 8 b との間に配設されたトランジスタ 1 4 とを有する高周波回路装置において、トランジスタ 1 4 と信号入力端 2 0 との間、及びトランジスタ 1 4 と信号出力端 2 2 との間にアイソレータ 2 4 を接続したものである。

【選択図】 図 1

出 願 人 履 歴 情 報

識別番号 [000006013]

1. 変更年月日	1990年 8月24日
[変更理由]	新規登録
住 所	東京都千代田区丸の内2丁目2番3号
氏 名	三菱電機株式会社